超结技术的出现解决了功率器件“硅极限”这一问题，实现了Ron,sp∝BV1.3。这一关系。但是常规的超结MOSFET仍然会较大程度受限于漂移区的长度，从而无法在更小的尺寸上达到耐压的提升，这违背了集成电路的发展是朝着更小的尺寸前进、MOSFET的发展是朝着更小体积这一技术趋势。深槽（Deep Trench，DT）MOSFET器件在相同的元胞尺寸下，凭借着介质材料的耐压优势再加上可以折叠漂移区，通过介质槽和延长漂移区两种手段来增加器件的耐压。将超结技术引入槽型器件中，便可以解决超结MOSFET受限于漂移区长度的这个问题。但是在常规的槽型超结器件当中，由于介质槽左右两侧会形成SIS（Silicon Insulator, SIS）的平行板电容，电容的形成会在其两侧聚集大量的异种电荷，这将导致器件的超结区域的电荷不平衡状态产生，造成器件的性能下降。常规的槽型超结器件所具备的这些问题严重阻碍了它投入到实际工业应用的发展，因此解决这一问题具有很重要的研宄意义。

长沙理工大学吴丽娟课题组提出一种具有双电荷补偿层的深槽超结LDMOS。本文结构创新点在于通过在SiO2介质槽靠源极侧增加纵向变掺杂补偿层与靠漏级侧增加的倒三角形电荷补偿层如图1所示，在SiO2介质槽两侧补偿由于SIS电容效应所造成的超结区域失衡电荷。DC DT SJ LDMOS源极侧的超级区域为P-N-P型超结结构。这种P-N-P超结结构的引入，在常规的Ｐ-Ｎ型超结结构调制体内电场能力的基础上，为器件加入了新的耐压结面，增加了新的电场尖峰，抬升了器件的体内电场，耐压能力同样有很大提升。

超结器件的出现虽然使功率器件实现了技术性突破，但是SJ LDMOS的耐压仍然会受制于其漂移区浓度，这违背了集成电路的发展朝着更小的尺寸前进的发展趋势。将超结技术与槽型LDMOS相结合后虽然可以折叠其漂移区长度，让器件承受更高的耐压，但是随之产生的SIS平行板电容会影响超结区域的电荷平衡状态，达不到器件具有低比导通电阻，高击穿电压的这一设计初衷。本文基于对槽型超结器件内部SIS电容进行研宄与分析，提出了该具有双电荷补偿层的深槽超结LDMOS结构。

图1. DC DT SJ LDMOS结构原理图。

文章信息：

A deep trench super-junction LDMOS with double charge compensation layer

Lijuan Wu, Shaolian Su, Xing Chen, Jinsheng Zeng, Haifeng Wu

J. Semicond. 2022, 43(10): 104102 doi: 10.1088/1674-4926/43/10/104102

Full Text: http://www.jos.ac.cn/en/article/doi/10.1088/1674-4926/43/10/104102

来源：半导体学报公众号