超大规模晶体管对下一代电子设备的开发非常重要。尽管已经报道了原子级薄的二硫化钼 (MoS2) 晶体管，但栅极长度低于 1nm 的器件的制造一直具有挑战性。

2022年3月9日，清华大学任天令及田禾共同通讯在Nature 在线发表题为“Vertical MoS2 transistors with sub-1-nm gate lengths”的研究论文，该研究使用石墨烯层的边缘作为栅电极展示了具有原子级薄沟道和亚 1 nm 物理栅极长度的侧壁 MoS2 晶体管。

该方法使用通过化学气相沉积生长的大面积石墨烯和 MoS2 薄膜在 2 英寸晶圆上制造侧壁晶体管。这些器件具有高达 1.02 × 105 的开/关比和低至 117 mV dec–1 的亚阈值摆幅值。仿真结果表明，MoS2 侧壁有效沟道长度在 On 状态下接近 0.34 nm，在 Off 状态下接近 4.54 nm。这项工作可以促进摩尔定律，即下一代电子产品晶体管的按比例缩小。

自从 1960 年代第一块集成电路建成以来，硅 (Si) 晶体管按照摩尔定律的指导不断缩小，因此可以在一个芯片上构建更多设备。当栅极长度 (Lg) 缩小到 5?nm 以下时，Si 晶体管现在正在接近缩放极限。理论分析表明，短沟道效应 (SCE)，包括直接源漏隧道电流和漏极诱导势垒降低 (DIBL) 效应，可以影响按比例缩小的过程。基于 V 型槽湿法刻蚀技术的最先进硅晶体管的 Lg 为 3 nm。探索具有进一步 Lg 缩小潜力的新材料非常重要。

近年来，涵盖从半金属、半导体到绝缘体的广泛导电性的二维材料，在下一代电子器件中引起了极大的关注。石墨烯作为一种半金属材料，具有很高的本征电导率，可用作电极。 MoS2 作为二维 (2D) 过渡金属二硫化物 (TMDC) 的代表，其带隙 (单层为 2.0?eV) 比 Si (1.12?eV) 更大。此外，其天然的 n 掺杂行为、更大的电子有效质量和更低的介电常数导致对 SCE 的出色抵抗。因此， MoS2 有望成为替代 Si 作为未来晶体管沟道材料的理想候选者。

0.34 nm Lg侧壁晶体管与其他典型结构晶体管的比较（图源自Nature ）

如今，对于二维材料晶体管，存在三种典型的器件结构。全局背栅晶体管由于制造工艺简单而被广泛使用，但相对较大的有效氧化物厚度（EOT）限制了性能的提高。另一种器件结构是局部门控晶体管。通过具有高介电常数 (k) 的氧化物的原子层沉积 (ALD)，EOT 可以缩小到亚 1?nm。因此，亚阈值摆动（SS）可以大大降低。

然而，无论是全局栅极还是局部栅极，Lg 通常由光刻的分辨率决定。即使使用电子束光刻 (EBL) 技术，Lg 也很难缩小到 5?nm 以下。2016 年，Desai等人推广了使用金属单壁碳纳米管 (SWCNT) 作为栅电极的无结 2D MoS2 晶体管原型，证明了 1?nm Lg。在三种典型的晶体管结构中，很难将 Lg 进一步缩小到 1?nm 以下。迄今为止，探索栅极长度接近最终缩放限制的 2D TMDC 晶体管非常重要。

该研究使用石墨烯层的边缘作为栅电极展示了具有原子级薄沟道和亚 1 nm 物理栅极长度的侧壁 MoS2 晶体管。

该方法使用通过化学气相沉积生长的大面积石墨烯和 MoS2 薄膜在 2 英寸晶圆上制造侧壁晶体管。 这些器件具有高达 1.02 × 105 的开/关比和低至 117 mV dec–1 的亚阈值摆幅值。 仿真结果表明，MoS2 侧壁有效沟道长度在 On 状态下接近 0.34 nm，在 Off 状态下接近 4.54 nm。 这项工作可以促进摩尔定律，即下一代电子产品晶体管的按比例缩小。

参考消息：

https://www.nature.com/articles/s41586-021-04323-3

来源：蔻享