模数转换器（ADC）芯片是当代无线通信技术的重要组成部分。当前5G通信及WIFI6中，低功耗、高带宽、高精度及大动态范围的ADC是其中的技术难题。CTDSM结构的ADC不但满足上述特性，同时自带低通滤波和固定输入阻抗的优势，从而成为通信技术中最广泛使用的ADC结构。目前在高带宽的CTDSM设计中，量化器（QTZ）由于千兆赫兹级的采样速率，其量化时间和环路稳定性限制了其功耗优化的可能性(图1)。

由此，澳门大学陈知行助理教授等提出了预采样及量化技术（PSQ），使得量化器几乎可以完整利用整个时钟周期进行量化，援解了传统结构中量化时间与稳定性带来的权衡，同时放松了对量化器结构的限制。在PSQ技术中，量化器的采样及量化分为粗采样量化及精采样量化两个步骤，通过预先进行粗采样及量化来提高了ADC对时间周期的利用率，从而提升了量化精度(图2)。该技术被应用于基于28 nm工艺下四阶100 MHz带宽的CTDSM设计中(图3)。得益与PSQ技术，量化器的采样速度在7b精度下达到了2 GHz。從而整个ADC的带宽达到了100 MHz，动态范围为76.3 dB，功耗仅16.3 mW。其综合性能在同类规格ADC中明显领先(图4)。本工作突破了传统高带宽CTDSM中量化器的时间，精度及稳定性的限制，可广泛应用于今后通信技术的高速CTDSM设计中。

图1

图2

图3

图4

相关研究成果于2020年6月以“A 100-MHz BW 72.6-dB-SNDR CT sigma delta Modulator Utilizing Preliminary Sampling and Quantization”为题发表在IEEE Journal of Solid-State Circuits（JSSC）上。论文通讯作者为陈知行助理教授。

论文链接: https://ieeexplore.ieee.org/document/9046837/