随着集成电路工艺节点演进到纳米级别，传统模拟电路模块（如运算放大器）的设计面临着MOS管本征增益退化等诸多问题和挑战。中国科学院半导体研究所刘力源研究员等研究了基于动态放大器（DA，Dynamic Amplifier）的Delta-Sigma调制器，实现了低压、低功耗的设计。

Delta-Sigma调制器构成的模数转换器（ADC）广泛应用于高精度、低功耗物联网节点信号的获取和多种处理场景中，是目前模拟数字混合集成电路芯片设计研究领域的重要研究方向之一。为降低传统运算放大器的功耗，刘力源研究员等设计了基于动态放大器的开关电容积分器；提出了转移相复位技术，解决了积分器冗余大负载电容的额外功耗问题；提出了建立增强技术，加速了积分器的差模建立；提出了尾电流源闪烁噪声的消除技术，提高了带内信噪比。

在65 nm CMOS工艺上流片了一款面向音频应用的Delta-Sigma调制器，芯片工作电压可以低至0.8 V，24 kHz带宽内信号噪声失真比（SNDR）为89.6 dB，动态范围（DR）为91 dB，调制器功耗仅为49 μW。

左：芯片照片；中：动态放大器；右：芯片测试结果。

相关研究成果于2020年2月以“A Discrete-Time Audio DS Modulator Using Dynamic Amplifier With Speed Enhancement and Flicker Noise Reduction Techniques”为题发表在IEEE Journal of Solid-State Circuits（JSSC）上。论文第一作者为博士研究生马松，刘力源研究员为通讯作者。

论文链接: https://ieeexplore.ieee.org/document/8862953