2006年2月5日至9日，在美国旧金山举行的2006年国际电气电子工程师学会(IEEE)国际固态电路会议(ISSCC2006)，来自中国科学院半导体所的“快速锁定的锁相环频率合成器芯片”论文内容引起与会代表广泛关注和热烈讨论。这是IEEE国际固态电路会议53年历史上首次录用来自中国大陆科研院校的论文。该论文的发表标志着半导体所在芯片设计领域再次实现零的突破。

    IEEE国际固态电路会议是由美国IEEE固态电路协会主办的世界水平最高、规模最大的半导体集成电路技术国际会议。始于1953 年，每年一届，在国际上最尖端的固态电路技术首先在这一会议上发表。

    中国科学院半导体研究所研发成功“快速锁定的锁相环频率合成器芯片，在该芯片上采用了自主创新的数字信号直接精确预置振荡频率的系统方法和电路结构，在0.35um CMOS工艺上实现传统的锁相环频率合成器的频率快速锁定。测试结果表明在不牺牲相位噪声和毛刺噪声等指标的情况下，其锁定速度与传统的锁相环频率合成器相比提高了近2个量级。该芯片及其相关技术可以广泛地应用在第三代移动通信、无线局域网和超宽带等无线通信，尤其是高速跳频加密通信系统中，具有重大的实用价值。

    “快速锁定的锁相环频率合成器芯片”的研制成功，是继2005年半导体所在“新型高速直接数字数字频率合成(DDS)芯片” 这一原始性集成创新技术工作所撰写的学术论文作为中国大陆首篇被国际报道芯片研发前沿和最高技术水平的权威学术两大年会之一的“国际电气电子工程师学会(IEEE)超大规模集成电路(VLSI)2005年会”录用并邀请为分会作报告，实现零的突破后，再次让世界同行震惊!它不仅使半导体所在超大规模集成电路(VLSI)和国际固态电路技术(ISSCC)这两个国际顶级学术会议上实现零的突破，也表明中国在国际信息产业界地位的再次提高。