随着CMOS晶体管栅长的不断缩小，集成电路技术按照摩尔定律得到快速的发展。从上世纪60年代中期第一个部分耗尽SOS基MOSFET的产生，到80年代初全耗尽SOI基MOSFET的出现，再到80年代末期围栅MOSFET的提出，栅极对沟道的调制力在不断增强。理论上用特征长度λ来反映漏极电场对沟道的调制，它表示的是漏极电场向沟道区的渗透距离。然而，硅基MOS技术已经接近了栅长加工的纳米尺度极限，超短栅长的纳米CMOS晶体管存在短沟道效应、源漏穿通和热载流子对电学性能的影响，限制了其应用。短沟道效应主要是由于随着沟道长度的减小出现电荷共享，即栅下耗尽区电荷不再完全受栅控制，其中有一部分受源、漏控制，而且随着沟道长度的减小，受栅控制的耗尽区电荷减少，更多的栅压用来形成反型层，使得达到阈值的栅压不断降低。有关短沟道效应控制中的关态泄漏电流的增加，输出电导的增加和漏感生势垒的降低（DIBL）的控制越来越重要。为抑制短沟道效应带来的电学影响，就需要减小特征长度λ，以克服漏极电场对沟道开关能力的不利影响。

通过减小SiO₂或氮化硅栅介质厚度来减小特征长度，提高栅控能力，已面临尺度极限。对于几个纳米厚度的栅介质层，由于直接隧穿电流随介质层厚度的减小而呈指数性增加，于是栅与沟道间的直接隧穿将变得非常显著，由此带来栅对沟道控制的减弱和器件功耗的增加。克服这种限制的有效办法之一就是采用新型绝缘介质材料，即高k材料。采用高k材料以后，在保证对沟道有相同控制能力（C_ox=e₀e_ox/t_ox相同）的条件下，栅绝缘介质介电常数e_ox的增加将使栅介质的物理厚度t_ox 增大，于是栅与沟道间的直接隧穿电流将大大减小。通过使用包括高k门电介质和金属栅极在内的新材料组合，英特尔 45 纳米技术成为整个行业在减少晶体管电流泄漏征途中的一个重要里程碑。这一晶体管技术的新突破将推动电脑及服务器的处理器速度方面不断开创新高。它还将确保摩尔定律在未来十年内继续发挥效力。当然，使用高介电常数栅介质并不是简单地为保持氧化层电容恒定来增加介质层厚度和介电常数，在纳米栅长下的沟道控制会受到边缘电场效应的影响而下降。近年来，受到广泛重视的HfO₂ 和ZrO₂ 在硅上热动力学稳定，成为替代SiO₂的可用高k介质材料。

为了增强栅的控制作用，一个有效的途经就是增加栅的数量，例如可以采用两个栅来控制沟道，即双栅结构。双栅器件中由于两个栅共同控制沟道区，可以有效抑制漏端电力线向沟道区中的穿透，阈值电压漂移大大减小，短沟效应降低。在双栅器件的基础上，为了进一步提高栅的控制能力，屏蔽来自漏端的电力线对沟道底部区域的影响，进一步增加了栅的数量，发展了三栅 MOS器件、π栅MOS器件、Ω栅MOS器件以及围栅器件。随着栅的数目的增加，栅控能力逐渐增强，器件可以更为有效地降低短沟效应，按比例缩小能力增大。

采用超薄体SOI材料制备的超浅结深结构的MOS器件，也可以有效抑制短沟道效应。薄膜全耗尽SOI MOS晶体管由于采用了很薄的硅膜，易于实现超浅结技术，由于源漏和栅极电荷的三方面作用，很容易使沟道完全耗尽，不存在穿通效应和迁移率退化，因此可以抑制短沟道效应，获得斜率陡直的亚阈值特性。除此以外，薄膜全耗尽SOI器件还具有载流子迁移率增大，电流驱动能力提高和跨导增强等特性，在高速、低压、低功耗电路中有着广阔的应用前景，尤其适于纳米CMOS的应用。

纳米CMOS晶体管从平面结构向立体纳米线结构发展已经成为一种趋势。基于SOI的鳍形栅硅纳米线晶体管表现出优良的栅控能力，已经接近CMOS理想的开关性能。硅纳米线CMOS反相器表现出宽的低压噪声容限和优良的瞬态响应特性。SOI纳米线晶体管具有较强短沟道效应抑制能力：一方面，纳米线场效应晶体管小的沟道厚度和宽度使栅极更接近于沟道的各个部分，有助于晶体管栅极调制能力的增强。另一方面，纳米线晶体管中载流子的输运形式可以看作是准一维的，有利于克服量子电容限制，同时鳍形栅可以有效抑制漏端电力线向沟道区中的穿透，阈值电压漂移大大减小，短沟效应降低。此外，纳米线沟道可以不掺杂，减少了沟道内杂质离散分布和库仑散射。对于一维纳米线沟道，由于量子限制效应，沟道内载流子远离表面分布，故载流子输运受表面散射和沟道横向电场影响小，可以获得较高的迁移率。SOI纳米线晶体管短沟道效应抑制能力的增强，使晶体管尺寸能得以进一步缩小。国际半导体技术路线图（ITRS 2007）会议曾预测2010年硅纳米线晶体管将有能力取代传统平面CMOS晶体管。

（韩伟华 撰稿 2009年11月）